Arquitectura del 8086 oposiciones de informatica

Arquitectura del 8086

Un microprocesador es un circuito integrado con todas las funciones de una CPU, sin embargo, no se puede utilizar de forma independiente, ya que a diferencia de un microcontrolador no tiene memoria ni periféricos.

8086 no tiene una memoria RAM o ROM en su interior. Sin embargo, tiene registros internos para almacenar resultados intermedios y finales, y se interconecta con la memoria ubicada fuera de ella a través del Bus del Sistema.

En el caso de 8086, se trata de un procesador Integer de 16 bits en un IC de paquete dual en línea de 40 pines.

El tamaño de los registros internos (presentes en el chip) indica la cantidad de información que el procesador puede operar a la vez ( en este caso, los registros de 16 bits ) y cómo mueve los datos internamente dentro del chip, a veces también se conoce como bus de datos interno.

8086 proporciona al programador 14 registros internos, cada uno de 16 bits o 2 bytes de ancho.

Segmentación de la memoria:

  • Para aumentar la velocidad de ejecución y la velocidad de recuperación, 8086 segmenta la memoria.
  • El bus de dirección de 20 bits puede direccionar 1 MB de memoria, lo segmenta en 4 segmentos de 64kB.
  • 8086 funciona solo con cuatro segmentos de 64KB dentro de la memoria completa de 1MB.

La arquitectura interna de Intel 8086 se divide en 2 unidades: la Unidad de Interfaz de Bus (BIU) y la Unidad de Ejecución (EU). Estos se explican a continuación a continuación.

La Unidad de Interfaz de Bus (BIU)

Proporciona la interfaz del 8086 a la memoria externa y los dispositivos de E / S a través del Bus del sistema. Realiza varios ciclos de la máquina, como lectura de memoria, lectura de E / S, etc. para transferir datos entre la memoria y los dispositivos de E / S.

BIU realiza las siguientes funciones:

  • Genera la dirección física de 20 bits para acceder a la memoria.
  • Obtiene instrucciones de la memoria.
  • Transfiere datos hacia y desde la memoria y la E / S.
  • Mantiene la cola de instrucciones de captación previa de 6 bytes ( admite la canalización ).

BIU contiene principalmente los registros de 4 segmentos , el indicador de instrucción , una cola de captación previa y un circuito de generación de direcciones.

Indicador de instrucciones (IP):

  • Es un registro de 16 bits. Contiene el desplazamiento de las siguientes instrucciones en el segmento de código.
  • La IP se incrementa después de que se recupera cada byte de instrucción.
  • IP obtiene un nuevo valor cada vez que se produce una instrucción de bifurcación.
  • CS se multiplica por 10H para dar la dirección física de 20 bits del segmento de código.

Registro de segmento de código: CS contiene la dirección base para el segmento de código. Todos los programas se almacenan en el segmento de código y se accede a través de la IP.

Registro de segmento de datos: DS contiene la dirección base para el segmento de datos.

Registro de segmento de pila: SS contiene la dirección base para el segmento de pila.

Registro de Segmento Extra: ES contiene la dirección base para el Segmento Extra.

Circuito de generación de direcciones:

La BIU tiene un circuito de generación de direcciones físicas.

Genera la dirección física de 20 bits usando las direcciones de Segmento y Desplazamiento usando la fórmula:

Dirección física = Dirección del segmento x 10H + Dirección de compensación

Cola de recuperación previa de 6 bytes:

Es una cola de 6 bytes (FIFO).

La obtención de la siguiente instrucción (por BIU desde CS) mientras se ejecuta la instrucción actual se denomina canalización.

Se enjuaga cada vez que se produce una instrucción de bifurcación.

La Unidad de Ejecución (UE)

Los componentes principales de la UE son los registros de propósito general, la ALU, los registros de propósito especial, el registro de instrucciones y el decodificador de instrucciones y el registro de bandera / estado.

  • Obtiene instrucciones de la cola en BIU, decodifica y ejecuta operaciones aritméticas y lógicas utilizando la ALU.
  • Envía señales de control para las operaciones internas de transferencia de datos dentro del microprocesador.
  • Envía señales de solicitud a la BIU para acceder al módulo externo.
  • Funciona con respecto a estados T (ciclos de reloj) y no ciclos de máquina.

8086 tiene cuatro registros de propósito general de 16 bits AX, BX, CX y DX. Almacenar valores intermedios durante la ejecución. Cada uno de estos tiene dos partes de 8 bits (superior e inferior).

Registro de AX: Contiene operandos y resultados durante las operaciones de multiplicación y división. También un acumulador durante las operaciones de String.

Registro BX: contiene la dirección de memoria (dirección de desplazamiento) en los modos de direccionamiento indirecto.

Registro de CX: mantiene el recuento de instrucciones como operaciones de bucle, rotación, cambio y cadena.

Registro DX: se utiliza con AX para mantener valores de 32 bits durante la multiplicación y la división.

Unidad lógica aritmética (16 bits) Realiza operaciones aritméticas y lógicas de 8 y 16 bits .

Registros de propósito especial (16 bits):

Apuntador de puntos : apunta a la parte superior de la pila. La pila está en Segmento de pila, utilizada durante instrucciones como PUSH, POP, CALL, RET etc.

Puntero base: BP puede contener la dirección de desplazamiento de cualquier ubicación en el segmento de la pila. Se utiliza para acceder a ubicaciones aleatorias de la pila.

Índice de origen: mantiene la dirección de desplazamiento en el segmento de datos durante las operaciones de cadena.

Índice de destino: mantiene la dirección de desplazamiento en el segmento adicional durante las operaciones de cadena.

Registro de instrucciones y decodificador de instrucciones: la UE obtiene un código de operación de la cola en el registro de instrucciones. El decodificador de instrucciones lo decodifica y envía la información al circuito de control para su ejecución.

Indicador / registro de estado (16 bits) tiene 9 indicadores que ayudan a cambiar o reconocer el estado del microprocesador.

6 banderas de estado:

  • bandera de acarreo (CF)
  • bandera de paridad (PF)
  • bandera de acarreo auxiliar (AF)
  • bandera cero (Z)
  • bandera de signo (S)

Las banderas de estado se actualizan después de cada operación aritmética y lógica.

3 banderas de control:

  • bandera de trampa (TF)
  • bandera de interrupción (IF)
  • bandera de dirección (DF)

Estos indicadores se pueden establecer o restablecer mediante instrucciones de control como CLC, STC, CLD, STD, CLI, STI, etc.

Esta guia te puede ser de utilidad para preparar las oposiciones 2019 de Oficial Técnico de Sistemas Informáticos en Navarra Nivel C


Fecha actualización el 2019-06-23. Fecha publicación el 2019-06-23. Categoria: Oficial Técnico de Sistemas Informáticos Autor: Oscar olg Mapa del sitio Version movil